Ramię Cortex-A76 - ARM Cortex-A76

Ramię Cortex-A76
Informacje ogólne
Wystrzelony 2018
Zaprojektowany przez ARM Holdings
Wydajność
Maks. Częstotliwość taktowania procesora do 3,0 GHz w telefonach i 3,3 GHz w tabletach/laptopach 
Szerokość adresu 40-bitowy
Pamięć podręczna
Pamięć podręczna L1 128 KiB ( 64 KiB I-cache z parzystością, 64 KiB D-cache ) na rdzeń
Pamięć podręczna L2 128-512 KiB na rdzeń
Pamięć podręczna L3 512 KiB-4 MiB (opcjonalnie)
Architektura i klasyfikacja
Architektura ARMv8-A
Mikroarchitektura Ramię Cortex-A76
Zestaw instrukcji A64, A32 i T32 (tylko w EL0)
Rozszerzenia
Specyfikacje fizyczne
Rdzenie
Współprocesor Ramię Cortex-A55 (opcjonalnie)
Produkty, modele, warianty
Nazwy kodów produktu
Warianty
Historia
Poprzednik ARM Cortex-A75
ARM Cortex-A73
ARM Cortex-A72
Następca ARM Cortex-A77

ARM Cortex-A76 jest mikroarchitektury realizacji ARMv8.2-A 64-bitowy zestaw instrukcji zaprojektowanego przez ARM Holdings ' Austin centrum projektowego. ARM stwierdza odpowiednio 25% i 35% wzrost wydajności w liczbach całkowitych i zmiennoprzecinkowych w porównaniu z Cortex-A75 poprzedniej generacji.

Projekt

Cortex-A76 służy jako następca ARM Cortex-A73 i ARM Cortex-A75 , choć oparty na czystej konstrukcji.

Nakładka Cortex-A76 to 4-szeroki , superskalarny projekt dekodowania poza kolejnością . Może pobrać 4 instrukcje na cykl. Zmień nazwę i wyślij 4 mopy i 8 µops na cykl. Rozmiar okna poza kolejnością to 128 wpisów. Backend to 8 portów wykonawczych z głębokością potoku 13 etapów i opóźnieniami wykonania 11 etapów.

Rdzeń obsługuje nieuprzywilejowane 32-bitowe aplikacje, ale uprzywilejowane aplikacje muszą korzystać z 64-bitowego ARMv8-A ISA . Obsługuje również instrukcje Load akwizycji (LDAPR) ( ARMv8.3-A ), instrukcje produktu kropkowego ( ARMv8.4-A ), bit PSTATE Speculative Store Bypass Safe (SSBS) oraz instrukcje dotyczące barier spekulacji (CSDB, SSBB, PSSBB) ( ARMv8.5-A ).

Przepustowość pamięci wzrosła o 90% w stosunku do A75. Według ARM, A76 ma oferować dwukrotnie wyższą wydajność niż A73 i jest przeznaczony poza obciążeniami mobilnymi. Spektakl skierowany jest „laptop klasy”, w tym okien 10 urządzeń, konkurencyjne z Intel „s Kaby jeziora .

Cortex-A76 obsługuje technologię DynamIQ firmy ARM, która ma być używana jako wysokowydajne rdzenie w połączeniu z energooszczędnymi rdzeniami Cortex-A55 .

Neoverse N1

20 lutego 2019 r. firma Arm ogłosiła mikroarchitekturę Neoverse N1 (o nazwie kodowej Ares ) opartą na przeprojektowanym Cortex-A76 do zastosowań infrastrukturalnych/serwerowych. Projekt referencyjny obsługuje do 64 lub 128 rdzeni Neoverse N1.

Znaczące zmiany z Cortex-A76:

  • Spójne I-cache i D-cache z 4-LD-cyklu użytkowania
  • Pamięć podręczna L2: 512–1024 kB na rdzeń
  • Połączenie siatkowe zamiast 1–4 rdzeni na klaster

Koncesjonowanie

Cortex-A76 jest dostępny jako rdzeń SIP dla licencjobiorców, a jego konstrukcja umożliwia integrację z innymi rdzeniami SIP (np. GPU , kontroler wyświetlacza , DSP , procesor obrazu itp.) w jedną matrycę stanowiącą system na chipie (SoC ).

Stosowanie

Cortex-A76 został po raz pierwszy użyty w HiSilicon Kirin 980 .

ARM współpracowało również z firmą Qualcomm w zakresie częściowo niestandardowej wersji Cortex-A76, używanej w ich wysokiej klasy Kryo 495 (Snapdragon 8cx)/ Kryo 485 (Snapdragon 855 i 855 Plus), a także w ich średniej klasy Kryo 460 (Snapdragon 675) i Kryo 470 (Snapdragon 730). Jedną z modyfikacji wprowadzonych przez Qualcomm było zwiększenie bufora zmiany kolejności w celu zwiększenia rozmiaru okna poza kolejnością.

Jest również używany w Exynos 990 i Exynos Auto V9. Oraz MediaTek Helio G90/G90T oraz Dimensity 800 i Dimensity 820 . Oraz HiSilicon Kirin 985 5G i Kirin 990 4G/990 5G/990E 5G .

Cortex-A76 można znaleźć w Snapdragon 855 jako Big-core.

Zobacz też

Bibliografia