Ramię Cortex-A55 - ARM Cortex-A55
| Informacje ogólne | |
|---|---|
| Wystrzelony | 2017 |
| Zaprojektowany przez | ARM Holdings |
| Pamięć podręczna | |
| Pamięć podręczna L1 | 32–128 KB (16–64 KB I-cache z parzystością, 16–64 KB D-cache) na rdzeń |
| Pamięć podręczna L2 | 64–256 KB |
| Pamięć podręczna L3 | 512 KB – 4 MB |
| Architektura i klasyfikacja | |
| Podanie | mobilny |
| Mikroarchitektura | ARMv8.2-A |
| Specyfikacje fizyczne | |
| Rdzenie | |
| Produkty, modele, warianty | |
| Nazwy kodów produktu | |
| Historia | |
| Poprzednik | Ramię Cortex-A53 |
| Następca | Ramię Cortex-A510 |
ARM Cortex-A55 jest mikroarchitektury realizacji ARMv8.2-A 64-bitowy zestaw instrukcji zaprojektowanego przez ARM Holdings ' Cambridge centrum projektowego. Cortex-A55 to superskalarny potok dekodujący o szerokości 2 w kolejności .
Projekt
Cortex-A55 służy jako następca ARM Cortex-A53 , zaprojektowany w celu poprawy wydajności i efektywności energetycznej w porównaniu z A53. ARM stwierdziło, że A55 powinien mieć o 15% lepszą wydajność energetyczną i 18% większą wydajność w porównaniu z A53. Dostęp do pamięci i przewidywanie rozgałęzień są również ulepszone w stosunku do A53.
W Cortex-A75 i Cortex-A55 rdzenie są pierwsze produkty wspierające DynamIQ ręki technologii. Następca big.LITTLE , ta technologia została zaprojektowana tak, aby była bardziej elastyczna i skalowalna podczas projektowania produktów wielordzeniowych.
Koncesjonowanie
Cortex-A55 jest dostępny jako rdzeń SIP dla licencjobiorców, a jego konstrukcja umożliwia integrację z innymi rdzeniami SIP (np. GPU , kontroler wyświetlacza , DSP , procesor obrazu itp.) w jedną matrycę stanowiącą system na chipie (SoC ).
ARM współpracowało również z Qualcomm w celu stworzenia częściowo niestandardowej wersji Cortex-A55, używanej w rdzeniu procesora Kryo 385 . Ten częściowo niestandardowy rdzeń jest również używany w niektórych średniej klasy SoC firmy Qualcomm, takich jak Kryo 360 Silver i Kryo 460 Silver .