Intel 4040 - Intel 4040
Informacje ogólne | |
---|---|
Wystrzelony | 1974 |
Wycofane | 1981 |
Wspólni producenci | |
Wydajność | |
Maks. Częstotliwość taktowania procesora | 500 kHz do 740 kHz |
Szerokość danych | 4 bity |
Szerokość adresu | 12 bitów (multipleksowane) |
Architektura i klasyfikacja | |
Min. rozmiar funkcji | 10 μm |
Zestaw instrukcji | 4-bitowy zorientowany na BCD |
Specyfikacje fizyczne | |
Tranzystory | |
Pakiet(y) | |
Gniazdo(a) | |
Historia | |
Poprzednik | Intel 4004 |
Następca | brak (Intel wycofał swoje 4-bitowe procesory po 4040.) |
Intel 4040 mikroprocesor był następcą Intel 4004 . Został wprowadzony w 1974 roku. 4040 wykorzystywał technologię PMOS z wzmocnieniem bramki krzemowej 10 μm , składał się z 3000 tranzystorów i mógł wykonywać około 62 000 instrukcji na sekundę . Ogólna wydajność, układ magistrali i zestaw instrukcji były identyczne z 4004, z głównymi ulepszeniami polegającymi na dodaniu dodatkowych linii i instrukcji do rozpoznawania i obsługi przerwań oraz poleceniach sprzętowych zatrzymaj/zatrzymaj (te ostatnie umożliwiają kontrolowane przez operatora jednoetapowe debugowanie celów), rozszerzony stos wewnętrzny i przestrzeń rejestrów ogólnego przeznaczenia „Indeks” do obsługi zagnieżdżania kilku podprogramów i/lub przerwań, plus podwojenie zakresu adresów ROM programu .
Nowe funkcje
- Przerwania
- Single Stepping plus HALTing sprzętowy i programowy.
- Tryb gotowości o niskim poborze mocy
Rozszerzenia
|
- Zestaw instrukcji rozszerzony do 60 instrukcji (14 nowych instrukcji dodanych do istniejących 46, głównie związanych z obsługą przerwań, zatrzymywaniem/pojedynczym krokiem i przełączaniem banków ROM)
- Pamięć programu (ROM) rozszerzona do 8 KB (13-bitowa przestrzeń adresowa), przy użyciu przełączania banków (oryginalny single chip-select 4004 rozszerzony do dwóch wzajemnie wykluczających się linii)
- Rejestry rozszerzone do 24 (8 dodanych do 16 istniejącego 4-bitowego zestawu „Rejestrów indeksowych” ogólnego przeznaczenia, głównie do użytku z przetwarzaniem przerwań)
- Stos podprogramów/przerw rozszerzony do głębokości 7 poziomów (przy użyciu dedykowanych rejestrów wewnętrznych)
Charakterystyka
- Magistrala danych: 4-bitowa
- Szyna adresowa: 12-bitowa dla ROM (zmultipleksowana na szynę danych; przesłanie adresu zajęło trzy cykle szyny, tak samo jak w 4004), efektywnie 13-bitowe przy użyciu poleceń przełączania banków; efektywnie 10-bit lub 8-bit dla pamięci RAM (8-bitowy adres bezpośredni plus jeden z czterech, tj. 2-bitowy odpowiednik, wybór banku; dodatkowe 256 "statusowych" lokalizacji pamięci wymagało użycia poleceń I/O do odczytu lub zapisu, z ogólnej 8-bitowej przestrzeni adresowej)
- Napięcie: -15 V DC
- Częstotliwość robocza: zegar główny od 500 do 740 kHz (2-fazowy, nakładający się); 62500 do 92500 8-taktowych cykli maszynowych na sekundę, przy czym każda instrukcja wymaga jednego lub dwóch cykli maszynowych do odczytania i wykonania, co oznacza przybliżoną średnią 62 kIPS przy 740 kHz z równą mieszanką.
- Wydajność: Deklarowany czas wykonania ~850 µs, aby dodać dwie 32-bitowe (8-cyfrowe BCD) liczby lub około 1175 takich operacji na sekundę i około 10 cykli maszynowych na parę cyfr.
Projektanci
Federico Faggin zaproponował projekt, sformułował architekturę i kierował projektem. Szczegółowy projekt wykonał Tom Innes (Tinnes of Bristol).
Nowe chipy wsparcia
- 3216 i 3226 4-bitowe sterowniki magistrali równoległej
- 4101 – 256 x 4-bitowa statyczna pamięć RAM
- 4201 – Generator zegara, 500 do 740 kHz, wykorzystujący kryształy 4.000 do 5.185 MHz
- 4207 – 8-bitowy port wyjściowy ogólnego przeznaczenia
- 4209 – 8-bitowy port wejściowy ogólnego przeznaczenia
- 4211 — 8-bitowy port we/wy ogólnego przeznaczenia
- 4265 - Programowalne wejścia/wyjścia ogólnego przeznaczenia
- 4269 - Programowalna klawiatura/wyświetlacz
- 4289 — standardowy interfejs pamięci (zastępuje 4008/4009)
- 4308 — 1K x 8-bitowa pamięć ROM plus 4 x 4-bitowe porty IO
- 4316 — 2K x 8-bitowa pamięć ROM
- 4702 – 256 x 8-bitowa pamięć EPROM