Pentium (oryginalny) - Pentium (original)
Informacje ogólne | |
---|---|
Wystrzelony | 22 marca 1993 |
Wycofane | 15 lutego 2000 |
Wydajność | |
Maks. Częstotliwość taktowania procesora | 60–300 MHz |
Prędkości FSB | 50-66 MHz |
Pamięć podręczna | |
Pamięć podręczna L1 | 16–32 KiB |
Architektura i klasyfikacja | |
Architektura | P5 ( IA-32 ) |
Instrukcje | MMX |
Specyfikacje fizyczne | |
Gniazdo(a) | |
Produkty, modele, warianty | |
Model(e) | |
Historia | |
Poprzednik | Intel 80486 |
Następca | P6 , Pentium II |
Pentium Mikroprocesor został wprowadzony przez firmę Intel w dniu 22 marca 1993 roku, jako pierwszy w CPU marką Pentium . Był to zestaw instrukcji zgodny z 80486, ale był to nowy i bardzo odmienny projekt mikroarchitektury. P5 Pentium był pierwszą superskalarną mikroarchitekturą x86 i pierwszym na świecie superskalarnym mikroprocesorem, który jest produkowany masowo. Obejmował on podwójne potoki całkowite , szybszą jednostkę zmiennoprzecinkową , szerszą magistralę danych , oddzielne pamięci podręczne kodu i danych oraz wiele innych technik i funkcji zwiększających wydajność i wspierających bezpieczeństwo, szyfrowanie i przetwarzanie wieloprocesowe dla stacji roboczych i serwerów.
Uważany za piątą główną generację w zgodnej z 8086 linii procesorów, jego implementacja i mikroarchitektura została nazwana P5 . Podobnie jak w przypadku wszystkich nowych procesorów firmy Intel od czasu Pentium, dodano kilka nowych instrukcji w celu zwiększenia wydajności dla określonych typów obciążeń.
Pentium był pierwszym procesorem Intel x86, który wbudował solidną obsługę sprzętową dla przetwarzania wieloprocesowego, podobną do dużych komputerów mainframe IBM. Intel ściśle współpracował z IBM, aby zdefiniować tę zdolność, a następnie Intel zaprojektował ją w mikroarchitekturze P5. Ta nowa możliwość była nieobecna w poprzednich generacjach x86 i kopiach x86 od konkurentów.
Aby wykorzystać jego największy potencjał, kompilatory musiały zostać zoptymalizowane, aby wykorzystać równoległość na poziomie instrukcji zapewnianą przez nowe superskalarne podwójne potoki i aplikacje, które musiały zostać ponownie skompilowane. Firma Intel poświęciła wiele wysiłku i zasobów na współpracę z dostawcami narzędzi programistycznych oraz głównymi niezależnymi dostawcami oprogramowania (ISV) i systemami operacyjnymi (OS), aby zoptymalizować swoje produkty pod kątem Pentium przed wprowadzeniem produktu na rynek.
W październiku 1996 r. wprowadzono podobny Pentium MMX , uzupełniając tę samą podstawową mikroarchitekturę zestawem instrukcji MMX , większymi pamięciami podręcznymi i kilkoma innymi ulepszeniami.
Wśród konkurentów znalazły się rodziny Motorola 68040 , Motorola 68060 , PowerPC 601 , SPARC , MIPS , Alpha , z których większość używała również konfiguracji superskalarnego potoka podwójnego rozkazu w kolejności.
Intel zrezygnował z procesorów P5 Pentium (sprzedawanych jako tańszy produkt od Pentium II z 1997 roku) na początku 2000 roku na rzecz procesora Celeron , który również zastąpił markę 80486 .
Rozwój
Mikroarchitektura P5 została zaprojektowana przez ten sam zespół Santa Clara, który zaprojektował 386 i 486. Prace projektowe rozpoczęły się w 1989 roku; zespół zdecydował się na użycie architektury superskalarnej z pamięcią podręczną na chipie, zmiennoprzecinkową i przewidywaniem rozgałęzień. Wstępny projekt pomyślnie przeprowadzono w 1990 roku, a następnie rozplanowano projekt. W tym czasie zespół liczył kilkudziesięciu inżynierów. Projekt został naklejony taśmą lub przeniesiony na krzem w kwietniu 1992 roku, kiedy to rozpoczęły się beta-testy. Do połowy 1992 roku zespół P5 liczył 200 inżynierów. Intel początkowo planował zademonstrowanie P5 w czerwcu 1992 na targach PC Expo , a formalne ogłoszenie procesora we wrześniu 1992, ale problemy projektowe zmusiły demonstrację do anulowania, a oficjalne wprowadzenie układu zostało opóźnione do wiosny. z 1993 roku.
John H. Crawford , główny architekt oryginału 386, współkierował projektem P5, wraz z Donaldem Alpertem, który kierował zespołem architektonicznym. Dror Avnon zarządzał projektem FPU. Vinod K. Dham był dyrektorem generalnym grupy P5.
Projekt architektury wielordzeniowej Intel Larrabee wykorzystuje rdzeń procesora wywodzący się z rdzenia P5 (P54C), wzbogacony o wielowątkowość , 64-bitowe instrukcje i 16-szeroki procesor wektorowy . Niskiego zasilania Intela Bonnell mikroarchitektury zatrudniony na początku Atom rdzeni wykorzystuje także w prawidłowej kolejności podwójny rurociąg podobny do P5.
Intel użył nazwy Pentium zamiast 80586, ponieważ odkrył, że numery nie mogą być znakami towarowymi .
Ulepszenia w stosunku do i486
Mikroarchitektura P5 wnosi kilka ważnych postępów w stosunku do wcześniejszej architektury i486.
-
Wydajność :
- Superskalarna architektury - Pentium ma dwa datapaths (rurociągi), które pozwalają na to, aby wypełnić dwa instrukcji na cykl zegara w wielu przypadkach. Główna rura (U) może obsługiwać dowolną instrukcję, podczas gdy druga (V) może obsługiwać najczęstsze proste instrukcje. Niektórzy zwolennicy komputerów z ograniczonym zestawem instrukcji (RISC) argumentowali, że „skomplikowany” zestaw instrukcji x86 prawdopodobnie nigdy nie zostanie zaimplementowany przez ściśle potokową mikroarchitekturę , a tym bardziej przez konstrukcję dwupotokową. 486 i Pentium pokazały, że jest to rzeczywiście możliwe i wykonalne.
- 64-bitowa zewnętrzna magistrala danych podwaja ilość informacji możliwych do odczytu lub zapisu przy każdym dostępie do pamięci, dzięki czemu Pentium może szybciej ładować pamięć podręczną kodu niż 80486; umożliwia również szybszy dostęp i przechowywanie 64-bitowych i 80-bitowych danych FPU x87 .
- Oddzielenie pamięci podręcznej kodu i danych zmniejsza konflikty pobierania i odczytu/zapisu operandów w porównaniu z 486. Aby skrócić czas dostępu i koszty implementacji, oba są dwukierunkowe skojarzone zamiast pojedynczej czterokierunkowej pamięci podręcznej 486. powiązanym ulepszeniem w Pentium jest możliwość odczytu ciągłego bloku z pamięci podręcznej kodu, nawet jeśli jest on podzielony między dwie linie pamięci podręcznej (co najmniej 17 bajtów w najgorszym przypadku).
- Znacznie szybsza jednostka zmiennoprzecinkowa . Niektóre instrukcje wykazały ogromną poprawę, w szczególności FMUL, z nawet 15-krotnie wyższą przepustowością niż w 80486 FPU. Pentium jest również w stanie wykonać instrukcję FXCH ST(x) równolegle ze zwykłą (arytmetyczną lub load/store) instrukcją FPU.
- Cztery wejścia sumatory adresowych umożliwia Pentium celu dalszego zmniejszenia obliczania adresów opóźnienie w stosunku do 80486. Pentium może obliczyć pełne trybów adresowania z segmentu podstawy + baza rejestracji + skalowane rejestr + natychmiastowe przesunięcie w jednym cyklu; 486 ma tylko trzy-wejściowy sumator adresów i dlatego musi dzielić takie obliczenia między dwa cykle.
- Mikrokod może wykorzystywać zarówno rurociągów włączenia automatycznego powtarzania, takich jak instrukcje REP MOVSW wykonać jedno powtórzenie w każdym cyklu zegara, natomiast 80486 potrzebne trzy zegary za iteracji (i najwcześniejszych wiórów x86 znacznie więcej niż 486). Również optymalizacja dostępu do pierwszych słów mikrokodu podczas etapów dekodowania pomaga znacznie przyspieszyć wykonanie kilku częstych instrukcji, zwłaszcza w ich najczęstszych postaciach i typowych przypadkach. Oto kilka przykładów (486→Pentium, w cyklach zegara): CALL (3→1), RET (5→2), przesunięcia/obroty (2–3→1).
- Szybszy, w pełni sprzętowy mnożnik sprawia, że instrukcje takie jak MUL i IMUL są kilka razy szybsze (i bardziej przewidywalne) niż w 80486; czas wykonania jest skrócony z 13 do 42 cykli zegara do 10-11 dla 32-bitowych operandów.
- Zwirtualizowane przerwanie przyspieszające wirtualny tryb 8086 .
- Przewidywanie oddziałów
-
Inne cechy :
- Ulepszone funkcje debugowania dzięki wprowadzeniu portu debugowania opartego na procesorze (patrz Debugowanie procesora Pentium w Podręczniku programisty, tom 1).
- Ulepszone funkcje autotestu, takie jak sprawdzanie parzystości pamięci podręcznej L1 (patrz Struktura pamięci podręcznej w Podręczniku programisty, tom 1).
- Nowe instrukcje: CPUID, CMPXCHG8B, RDTSC, RDMSR, WRMSR, RSM.
- Rejestry testowe TR0–TR7 oraz instrukcje MOV dostępu do nich zostały wyeliminowane.
- Późniejszy Pentium MMX dodał również zestaw instrukcji MMX , podstawowy zestaw instrukcji dla pojedynczych liczb całkowitych , rozszerzenie zestawu instrukcji wielu danych ( SIMD ) przeznaczone do użytku w aplikacjach multimedialnych . MMX nie mógł być używany jednocześnie z instrukcjami x87 FPU, ponieważ rejestry zostały ponownie użyte (aby umożliwić szybkie przełączanie kontekstu). Ważniejszymi ulepszeniami było podwojenie rozmiarów pamięci podręcznej instrukcji i danych oraz kilka zmian mikroarchitektonicznych dla lepszej wydajności.
Pentium został zaprojektowany do wykonywania ponad 100 milionów instrukcji na sekundę (MIPS), a model 75 MHz był w stanie osiągnąć 126,5 MIPS w niektórych testach. Architektura Pentium zazwyczaj oferowała nieco mniej niż dwukrotnie wyższą wydajność procesora 486 na cykl zegara w typowych testach porównawczych. Najszybsze części 80486 (z nieco ulepszoną mikroarchitekturą i działaniem 100 MHz) były prawie tak samo wydajne jak Pentium pierwszej generacji, a AMD Am5x86 był mniej więcej równy Pentium 75 pod względem czystej wydajności ALU.
Errata
Wczesne wersje 60–100 MHz P5 Pentium miały problem z jednostką zmiennoprzecinkową, który powodował nieprawidłowe (ale przewidywalne) wyniki niektórych operacji dzielenia. Ta usterka, odkryta w 1994 roku przez profesora Thomasa Nicely'ego z Lynchburg College w Wirginii, stała się powszechnie znana jako błąd Pentium FDIV i wprawiła w zakłopotanie Intela, który stworzył program wymiany, który miał zastąpić wadliwe procesory.
W 1997 r. odkryto kolejną erratę, która mogła pozwolić złośliwemu programowi na awarię systemu bez żadnych specjalnych uprawnień, „ błąd F00F ”. Problem dotyczył wszystkich procesorów z serii P5 i nigdy nie wydano żadnych naprawionych kroków, jednak współczesne systemy operacyjne zostały załatane obejściami, aby zapobiec awariom.
Rdzenie i stepping
Pentium był głównym mikroprocesorem Intela do komputerów osobistych w połowie lat 90. XX wieku. Oryginalny projekt został ponownie zaimplementowany w nowszych procesach i dodano nowe funkcje, aby utrzymać jego konkurencyjność i skierować się na określone rynki, takie jak komputery przenośne. W rezultacie powstało kilka wariantów mikroarchitektury P5.
P5
Pierwszy rdzeń mikroprocesorowy Pentium otrzymał nazwę kodową „P5”. Jego kod produktu było 80501 (80500 dla najmłodszych steppings Q0399). Były dwie wersje, określone do pracy odpowiednio z częstotliwością 60 MHz i 66 MHz, przy użyciu Socket 4 . Ta pierwsza implementacja Pentium wykorzystywała tradycyjny zasilacz 5-woltowy (wywodzący się ze zwykłych wymagań dotyczących zgodności logiki tranzystorowo-tranzystorowej (TTL)). Zawierał on 3,1 miliona tranzystorów i mierzone 16,7 mm na 17,6 mm na powierzchni 293.92 mm 2 . Został wytworzony w procesie 0,8 μm bipolarnego komplementarnego półprzewodnika metal-tlenek-półprzewodnik ( BiCMOS ). Konstrukcja 5-woltowa skutkowała stosunkowo wysokim zużyciem energii dla częstotliwości roboczej w porównaniu z bezpośrednio następującymi modelami.
P54C
Po P5 pojawił się P54C (80502) w 1994 roku, z wersjami określonymi do pracy z częstotliwością 75, 90 lub 100 MHz przy użyciu zasilania 3,3 V. Przełączając się na Socket 5 , był to pierwszy procesor Pentium, który działał z napięciem 3,3 V, zmniejszając zużycie energii, ale wymagając regulacji napięcia na płytach głównych. Podobnie jak w przypadku procesorów o wyższym taktowaniu 486, od tego momentu zastosowano wewnętrzny mnożnik zegara, aby umożliwić wewnętrznemu obwodowi pracę z wyższą częstotliwością niż zewnętrzne szyny adresowe i danych, ponieważ zwiększenie częstotliwości zewnętrznej jest bardziej skomplikowane i kłopotliwe ze względu na ograniczenia fizyczne. Umożliwiał również dwukierunkowe przetwarzanie wieloprocesowe i posiadał zintegrowany lokalny interfejs APIC oraz nowe funkcje zarządzania energią. Zawierał on 3,3 miliona tranzystorów i zmierzono 163 mm 2 . Został wyprodukowany w procesie BiCMOS, który został opisany jako zarówno 0,5 μm, jak i 0,6 μm ze względu na różne definicje.
P54CQS
P54C był śledzony przez P54CQS na początku 1995 roku, który pracował z częstotliwością 120 MHz. Został wyprodukowany w procesie 0,35 μm BiCMOS i był pierwszym komercyjnym mikroprocesorem wyprodukowanym w procesie 0,35 μm. Jego liczba tranzystorów jest identyczna jak w P54C i pomimo nowszego procesu, miał również identyczny obszar matrycy. Chip został połączony z pakietem za pomocą spajania drutem , co umożliwia połączenia tylko wzdłuż krawędzi chipa. Mniejszy chip wymagałby przeprojektowania opakowania, ponieważ istnieje ograniczenie długości przewodów, a krawędzie chipa byłyby dalej od podkładek na opakowaniu. Rozwiązaniem było zachowanie tego samego rozmiaru chipa, zachowanie istniejącego pierścienia padu i zmniejszenie jedynie rozmiaru obwodów logicznych Pentium, aby umożliwić mu osiągnięcie wyższych częstotliwości zegara.
P54CS
Po P54CQS szybko pojawił się P54CS, który pracował z częstotliwością 133, 150, 166 i 200 MHz i wprowadził Socket 7 . Zawierał on 3,3 miliona tranzystorów zmierzone 90 mm 2 i był wytwarzany w procesie BiCMOS 0,35 um z czterech poziomów połączeniowy.
P24T
P24T Pentium OverDrive dla systemów 486 zostały wydane w 1995 roku i były oparte na wersjach 3,3 V 0,6 μm z zegarem 63 lub 83 MHz. Ponieważ te używane gniazda 2 / 3 , pewne modyfikacje musiały być wykonane w celu skompensowania magistrali danych 32-bitowego i wolniej podręcznej L2 pokładowej 486 płyt. Były zatem wyposażone w 32 KB pamięci podręcznej L1 (dwukrotnie więcej niż w przypadku procesorów Pentium sprzed P55C).
P55C
P55C (lub 80503) został opracowany przez Centrum Badań i Rozwoju Intela w Hajfie w Izraelu . Był sprzedawany jako Pentium z technologią MMX (zwykle nazywany po prostu Pentium MMX ); chociaż był oparty na rdzeniu P5, zawierał nowy zestaw 57 instrukcji „MMX” mających na celu poprawę wydajności zadań multimedialnych, takich jak kodowanie i dekodowanie cyfrowych danych multimedialnych. Linia Pentium MMX została wprowadzona 22 października 1996 roku i wypuszczona w styczniu 1997 roku.
Nowe instrukcje działały na nowych typach danych: 64-bitowe spakowane wektory składające się z ośmiu 8-bitowych liczb całkowitych, czterech 16-bitowych liczb całkowitych, dwóch 32-bitowych liczb całkowitych lub jednej 64-bitowej liczby całkowitej. Na przykład, instrukcja PADDUSB (Packed ADD Unsigned Saturated Byte) dodaje dwa wektory, z których każdy zawiera razem osiem 8-bitowych liczb całkowitych bez znaku, elementwise; każdy dodatek, który przepełniłby się, nasyca , dając 255, maksymalną wartość bez znaku, która może być reprezentowana w bajcie. Te dość wyspecjalizowane instrukcje zazwyczaj wymagają specjalnego kodowania przez programistę, aby można było z nich korzystać.
Inne zmiany w rdzeniu obejmują 6-stopniowy potok (w porównaniu z 5 na P5) ze stosem zwrotnym (pierwszy zrobiono w Cyrix 6x86) i lepszą równoległość, ulepszony dekoder instrukcji, 16 KB pamięci podręcznej danych L1 + 16 KB pamięci podręcznej instrukcji L1 z obydwoma 4 -skojarzenie kierunkowe (w porównaniu do 8 KB danych/instrukcji L1 z dwukierunkowymi na P5), 4 bufory zapisu, które mogą być teraz używane przez dowolny potok (w porównaniu z jednym odpowiadającym każdemu potoku na P5) oraz ulepszony predyktor rozgałęzień pobrany z Pentium Pro, z buforem 512 wejść (w porównaniu z 256 na P5).
Zawierał on 4,5 miliona tranzystorów i miały powierzchnię 140 mm 2 . Został wyprodukowany w procesie 0,28 μm CMOS z tymi samymi podziałkami metalu, co poprzedni proces BiCMOS 0,35 μm, więc Intel opisał go jako „0.35 μm” ze względu na podobną gęstość tranzystorów. Proces ma cztery poziomy połączeń.
Chociaż P55C pozostał kompatybilny z Socket 7 , wymagania dotyczące napięcia zasilania układu różnią się od standardowych specyfikacji Socket 7. Większość płyt głównych wyprodukowanych dla Socket 7 przed ustanowieniem standardu P55C nie jest zgodna z podwójną szyną napięciową wymaganą do prawidłowego działania tego procesora (2,9 V napięcie rdzenia, 3,3 V napięcie wejścia/wyjścia (I/O)). Intel rozwiązał ten problem za pomocą zestawów aktualizacyjnych OverDrive, które zawierały interposer z własną regulacją napięcia.
Tillamook
Procesory do notebooków Pentium MMX wykorzystywały moduł mobilny, który zawierał procesor. Moduł ten był płytką drukowaną (PCB) z bezpośrednio podłączonym do niej procesorem w mniejszej obudowie. Moduł zatrzasnął się na płycie głównej notebooka i zazwyczaj zainstalowano rozpraszacz ciepła, który miał kontakt z modułem. Jednak w przypadku 0,25 μm Tillamook Mobile Pentium MMX (nazwa pochodzi od miasta w stanie Oregon ), moduł zawierał również chipset 430TX wraz z 512 KB pamięci podręcznej statycznej pamięci o dostępie swobodnym (SRAM).
Modele i warianty
Kryptonim | P5 | P54C | P54C/P54CQS | P54CS | P55C | Tillamook | ||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Kod produktu | 80501 | 80502 | 80503 | |||||||||||||||||||
Wielkość procesu ( μm ) | 0,80 | 0,60 lub 0,35* | 0,35 | 0,35 (później 0,28) | 0,25 | |||||||||||||||||
Powierzchnia matrycy ( mm 2 ) | 293,92 (16,7 x 17,6 mm) | 148 @ 0,6 μm / 91 (później 83) @ 0,35 μm | 91 (później 83) | 141 @ 0,35 μm / 128 @ 0,28 μm | 94,47 (9,06272 x 10,42416 mm) | |||||||||||||||||
Liczba tranzystorów (miliony) | 3.10 | 3.20 | 3.30 | 4,50 | ||||||||||||||||||
Gniazdo elektryczne | Gniazdo 4 | Gniazdo 5/7 | Gniazdo 7 | |||||||||||||||||||
Pakiet | CPGA /CPGA+IHS | CPGA/CPGA+IHS/ TCP * | CPGA/TCP* | CPGA/TCP* | CPGA / PPGA | PPGA | TCP* | CPGA/PPGA/TCP* | PPGA/TCP* | TCP/TCP na MMC-1 | ||||||||||||
Szybkość zegara ( MHz ) | 60 | 66 | 75 | 90 | 100 | 120 | 133 | 150 | 166 | 200 | 120* | 133* | 150* | 166 | 200 | 233 | 166 | 200 | 233 | 266 | 300 | |
Szybkość magistrali ( MHz ) | 60 | 66 | 50 | 60 | 50 | 66 | 60 | 66 | 60 | 66 | 60 | 66 | 60 | 66 | ||||||||
Napięcie rdzenia | 5.0 | 5.15 | 3,3 2,9* | 3,3 2,9* | 3,3 3,1* 2,9* | 3,3 3,1* 2,9* | 3,3 3,1* 2,9* | 3,3 3,1* 2,9* | 3,3 | 3,3 | 2.2* | 2,45* | 2,45* | 2,8 2,45* | 2,8 | 2,8 | 1,9 1,8* | 1,8* | 1,8* | 1,9 2,0* | 2.0* | |
Napięcie we/wy | 5.0 | 5.15 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 3,3 | 2,5 | 2,5 | 2,5 | 2,5 | 2,5 | |
TDP (maks. W) | 14,6 (15,3) | 16,0 (17,3) | 8,0 (9,5) 6,0* (7,3*) | 9,0 (10,6) 7,3* (8,8*) | 10,1 (11,7) 8,0 przy 0,6 μ* (9,8 przy 0,6 μ*) 5,9 przy 0,35 μ* (7,6 przy 0,35 μ*) | 12,8 (13,4) 7,1* (8,8*) | 11,2 (12,2) 7,9* (9,8*) | 11,6 (13,9) 10,0* (12,0*) | 14,5 (15,3) | 15,5 (16,6) | 4.2* | 7,8* (11,8*) | 8,6* (12,7*) | 13,1 (15,7) 9,0* (13,7*) | 15,7 (18,9) | 17,0 (21,5) | 4,5 (7,4) 4,1* (5,4*) | 5.0* (6,1*) | 5,5* (7,0*) | 7,6 (9,2) 7,6* (9,6*) | 8,0* | |
Wprowadzono | 1993-03-22 | 1994-10-10 | 1994-03-07 | 1995-03-27 | 1995-06-12 | 1996-01-04 | 1996-06-10 | 1997-10-20 | 1997-05-19 | 1997-01-08 | 1997-06-02 | 1997-08 | 1998-01 | 1999-01 | ||||||||
* Gwiazdka wskazuje, że były one dostępne tylko jako chipy Mobile Pentium lub Mobile Pentium MMX do laptopów . |
Kryptonim | P54CTB | ||||||
---|---|---|---|---|---|---|---|
Kod produktu | PODPMT60X150 | PODPMT66X166 | PODPMT60X180 | PODPMT66X200 | |||
Wielkość procesu (μm) | 0,35 | ||||||
Gniazdo elektryczne | Gniazdo 5/7 | ||||||
Pakiet | CPGA z radiatorem, wentylatorem i regulatorem napięcia | ||||||
Szybkość zegara (MHz) | 125 | 150 | 166 | 150 | 180 | 200 | |
Szybkość magistrali (MHz) | 50 | 60 | 66 | 50 | 60 | 66 | |
Uaktualnij do | Pentium 75 | Pentium 90 | Pentium 100 i 133 | Pentium 75 | Pentium 90, 120 i 150 | Pentium 100, 133 i 166 | |
TDP (maks. W) | 15,6 | 15,6 | 15,6 | 18 | |||
Napięcie | 3,3 | 3,3 | 3,3 | 3,3 |
Kryptonim | P55C | Tillamook | |||||
---|---|---|---|---|---|---|---|
Kod produktu | FV8050366200 | FV8050366233 | FV80503CSM66166 | GC80503CSM66166 | GC80503CS166EXT | FV80503CSM66266 | GC80503CSM66266 |
Wielkość procesu ( μm ) | 0,35 | 0,25 | |||||
Szybkość zegara ( MHz ) | 200 | 233 | 166 | 166 | 166 | 266 | 266 |
Szybkość magistrali ( MHz ) | 66 | 66 | 66 | 66 | 66 | 66 | 66 |
Pakiet | PPGA | PPGA | PPGA | BGA | BGA | PPGA | BGA |
TDP (maks. W) | 15,7 | 17 | 4,5 | 4.1 | 4.1 | 7,6 | 7,6 |
Napięcie | 2,8 | 2,8 | 1,9 | 1,8 | 1,8 | 1,9 | 2,0 |
Zawodnicy
Po wprowadzeniu Pentium, konkurenci, tacy jak NexGen , AMD, Cyrix i Texas Instruments, ogłosili w 1994 r. procesory kompatybilne z Pentium. Magazyn CIO określił Nx586 NexGen jako pierwszy procesor zgodny z Pentium, podczas gdy PC Magazine opisał Cyrix 6x86 jako pierwszy. . Po nich nastąpił AMD K5 , który został opóźniony z powodu trudności projektowych. AMD kupiło później NexGen, aby pomóc zaprojektować AMD K6 , a Cyrix został kupiony przez National Semiconductor . Późniejsze procesory AMD i Intel zachowują zgodność z oryginalnym Pentium.
Zobacz też
- Lista mikroarchitektur procesorów Intel
- Lista mikroprocesorów Intel Pentium
- Cache on a stick (COASt), moduły pamięci podręcznej L2 dla Pentium
- Architektura zestawu instrukcji IA-32 (ISA)
- Kontroler pamięci podręcznej Intel 82497
Zawodnicy
Bibliografia
Zewnętrzne linki
- CPU-Collection.de - zdjęcia i opisy Intel Pentium
- Identyfikacja procesora plazmowego Intel w trybie online
- Projekt osi czasu Pentium Projekt osi czasu Pentium mapuje najstarszy i najmłodszy układ znany z każdego wyprodukowanego s-spec. Dane są wyświetlane na interaktywnej osi czasu.
Arkusze danych firmy Intel
- Pentium (P5)
- Pentium (P54)
- Pentium MMX (P55C)
- Mobilny Pentium MMX (P55C)
- Mobilny Pentium MMX (Tillamook)
Instrukcje Intel
Te instrukcje zawierają przegląd procesora Pentium i jego funkcji:
- Rodzina procesorów Pentium Podręcznik programisty Procesor Pentium (tom 1) (numer zamówienia firmy Intel 241428)
- Podręcznik programisty rodziny procesorów Pentium, tom 2: Odniesienie do zestawu instrukcji (numer zamówienia firmy Intel 243191)
- Podręcznik programisty rodziny procesorów Pentium, tom 3: Podręcznik architektury i programowania (numer zamówienia firmy Intel 241430)