Krzem na izolatorze - Silicon on insulator

W przypadku krzemu na izolatorach urządzeń optycznych patrz fotonika krzemowa .

W produkcji półprzewodników , krzemu na izolator ( SOI techniki) jest wytwarzanie krzemu urządzeń półprzewodnikowych warstwowo krzem izolator silikonowego podłoża , aby zmniejszyć pojemność pasożytniczą wewnątrz urządzenia, poprawiając w ten sposób wydajność. Urządzenia oparte na SOI różnią się od konwencjonalnych urządzeń zbudowanych z krzemu tym, że złącze krzemowe znajduje się nad izolatorem elektrycznym , zwykle dwutlenkiem krzemu lub szafirem (tego typu urządzenia nazywane są krzemem na szafirze lub SOS). Wybór izolatora zależy w dużej mierze od zamierzonego zastosowania, przy czym szafir jest używany do zastosowań wymagających wysokiej częstotliwości radiowej (RF) i wrażliwych na promieniowanie, a dwutlenek krzemu do zmniejszania efektów krótkokanałowych w innych urządzeniach mikroelektronicznych. Warstwa izolacyjna i najwyższa warstwa krzemu również różnią się znacznie w zależności od zastosowania.

Potrzeba przemysłu

Technologia SOI jest jedną z kilku strategii produkcyjnych umożliwiających dalszą miniaturyzację urządzeń mikroelektronicznych , potocznie określaną jako „rozszerzające prawo Moore'a ” (lub „More Moore”, w skrócie „MM”). Zgłaszane korzyści SOI w porównaniu z konwencjonalnym przetwarzaniem krzemu (masowy CMOS ) obejmują:

  • Niższa pojemność pasożytnicza dzięki izolacji od masy krzemowej, co poprawia zużycie energii przy odpowiedniej wydajności
  • Odporność na zatrzaskiwanie dzięki całkowitej izolacji struktur n- i p-well
  • Wyższa wydajność przy równoważnej VDD . Może pracować przy niskich VDD
  • Zmniejszona zależność od temperatury ze względu na brak domieszkowania
  • Lepsza wydajność dzięki wysokiej gęstości, lepszemu wykorzystaniu wafla
  • Mniejsze problemy z anteną
  • Nie są potrzebne żadne krany ani studzienki
  • Niższe prądy upływowe dzięki izolacji, a tym samym wyższa wydajność energetyczna
  • Wewnętrznie utwardzony radiacyjnie (odporny na miękkie błędy), zmniejszający potrzebę redundancji

Z perspektywy produkcyjnej podłoża SOI są kompatybilne z większością konwencjonalnych procesów produkcyjnych. Ogólnie rzecz biorąc, proces oparty na SOI może być wdrożony bez specjalnego sprzętu lub znacznego przezbrojenia istniejącej fabryki. Wśród wyzwań unikalnych dla SOI znajdują się nowe wymagania metrologiczne uwzględniające zakopaną warstwę tlenkową oraz obawy dotyczące naprężeń różnicowych w najwyższej warstwie krzemu. Napięcie progowe tranzystora zależy od historii działania i przyłożonego do niego napięcia, co utrudnia modelowanie. Podstawową barierą we wdrażaniu SOI jest drastyczny wzrost kosztów podłoża, który przyczynia się do szacowanego 10–15% wzrostu całkowitych kosztów produkcji.

Tranzystory SOI

MOSFET SOI jest tranzystorem polowym typu metal-tlenek-półprzewodnik (MOSFET), w którym warstwa półprzewodnikowa , taka jak krzem lub german, jest utworzona na warstwie izolatora, która może być warstwą tlenku (BOX) utworzoną w podłożu półprzewodnikowym. Urządzenia SOI MOSFET są przystosowane do użytku przez przemysł komputerowy. Ukryta warstwa tlenku może być używana w projektach SRAM . Istnieją dwa typy urządzeń SOI: tranzystory MOSFET PDSOI (częściowo zubożone SOI) i FDSOI (w pełni zubożone SOI). W przypadku tranzystora MOSFET typu n typu n warstwa warstwowa typu n pomiędzy bramką tlenkową (GOX) a zakopanym tlenkiem (BOX) jest duża, więc obszar zubożenia nie może pokryć całego regionu n. Więc do pewnego stopnia PDSOI zachowuje się jak masowy MOSFET. Oczywiście istnieją pewne zalety w porównaniu z masowymi tranzystorami MOSFET. W urządzeniach FDSOI folia jest bardzo cienka, tak że obszar zubożenia obejmuje cały obszar kanału. W FDSOI bramka przednia (GOX) obsługuje mniej ładunków zubożających niż masowa, więc następuje wzrost ładunków inwersji, co skutkuje wyższymi prędkościami przełączania. Ograniczenie ładunku zubożającego przez BOX indukuje tłumienie pojemności zubożającej, a tym samym znaczne zmniejszenie kołysania podprogowego, umożliwiając pracę tranzystorów MOSFET FD SOI przy niższym odchyleniu bramki, co skutkuje niższą mocą działania. Odchylenie podprogowe może osiągnąć minimalną teoretyczną wartość dla MOSFET przy 300K, czyli 60mV/dekadę. Ta idealna wartość została po raz pierwszy zademonstrowana za pomocą symulacji numerycznej. Inne wady masowych tranzystorów MOSFET, takie jak spadek napięcia progowego itp., są zmniejszone w FDSOI, ponieważ pola elektryczne źródła i drenu nie mogą zakłócać ze względu na BOX. Głównym problemem w PDSOI jest „ efekt pływającego ciała (FBE)”, ponieważ folia nie jest podłączona do żadnego źródła .

Produkcja wafli SOI

Proces SIMOX
Proces inteligentnego cięcia

Wafle SOI na bazie SiO 2 można wytwarzać kilkoma metodami:

  • SIMOX - S eparation przez IM plantacji OX ygen - wykorzystanie tlenu implantacji wiązki jonów procesu wykonywanego przez wyżarzanie w wysokiej temperaturze, aby utworzyć zakopany SiO 2 warstwy.
  • Wiązanie waflowe – warstwa izolacyjna powstaje poprzez bezpośrednie spajanie utlenionego krzemu z drugim podłożem. Większość drugiego podłoża jest następnie usuwana, a pozostałości tworzą najwyższą warstwę Si.
    • Jednym z wybitnych przykładów procesu wiązania płytek jest metoda Smart Cut opracowana przez francuską firmę Soitec, która wykorzystuje implantację jonów, a następnie kontrolowane złuszczanie w celu określenia grubości najwyższej warstwy krzemu.
    • NanoCleave to technologia opracowana przez Silicon Genesis Corporation, która oddziela krzem za pomocą naprężeń na styku krzemu i stopu krzemowo-germanowego .
    • ELTRAN to opracowana przez firmę Canon technologia oparta na krzemie porowatym i cięciu wodą.
  • Metody nasienne - w których najwyższa warstwa Si jest hodowana bezpośrednio na izolatorze. Metody posiewowe wymagają pewnego rodzaju matrycy do homoepitaksji, którą można osiągnąć przez obróbkę chemiczną izolatora, odpowiednio zorientowanego izolatora krystalicznego lub przelotek przez izolator od podłoża.

Wyczerpujący przegląd tych różnych procesów produkcyjnych można znaleźć w referencji

Przemysł mikroelektroniczny

Badania

Koncepcja krzemu na izolatorze sięga roku 1964, kiedy to zaproponowali ją CW Miller i PH Robinson. W 1979 roku zespół badawczy Texas Instruments , w tym AF Tasch, TC Holloway i Kai Fong Lee, wyprodukował tranzystor polowy MOSFET typu krzem na izolatorze . W 1983 roku zespół badawczy Fujitsu kierowany przez S. Kawamurę wyprodukował trójwymiarowy układ scalony o strukturze SOI CMOS (komplementarny półprzewodnik z tlenkiem metalu). W 1984 r. ten sam zespół badawczy Fujitsu wyprodukował macierz bramek 3D z pionowo ułożoną podwójną strukturą SOI/CMOS przy użyciu rekrystalizacji wiązki. W tym samym roku badacze z Laboratorium Elektrotechnicznego, Toshihiro Sekigawa i Yutaka Hayashi, wyprodukowali tranzystor MOSFET z podwójną bramką , wykazując, że efekty krótkokanałowe można znacznie zmniejszyć, umieszczając całkowicie wyczerpane urządzenie SOI między dwiema połączonymi ze sobą elektrodami bramki. W 1986 r. Jean-Pierre Colinge z HP Labs wyprodukował urządzenia SOI NMOS przy użyciu cienkiej warstwy krzemowej 90 nm .

W 1989 Ghavam G. Shahidi zainicjował program badawczy SOI w IBM Thomas J Watson Research Center . Był głównym architektem technologii SOI w IBM Microelectronics , gdzie wniósł fundamentalny wkład, od badań materiałowych po rozwój pierwszych komercyjnie opłacalnych urządzeń, przy wsparciu swojego szefa Bijana Davariego . Shahidi był kluczową postacią w tworzeniu technologii SOI CMOS. Na początku lat 90. zademonstrował nowatorską technikę łączenia przerostu epitaksjalnego krzemu i chemicznego mechanicznego polerowania w celu przygotowania materiału SOI o jakości urządzenia do wytwarzania urządzeń i prostych obwodów, co doprowadziło do rozszerzenia programu badawczego IBM o podłoża SOI. Był również pierwszym, który zademonstrował przewagę technologii SOI CMOS w zakresie opóźnienia zasilania nad tradycyjną masową CMOS w zastosowaniach mikroprocesorowych . Pokonał bariery uniemożliwiające przyjęcie SOI przez przemysł półprzewodników i odegrał kluczową rolę w doprowadzeniu rozwoju substratów SOI do poziomu jakości i kosztów odpowiednich do masowej produkcji.

W 1994 roku zespół badawczy IBM kierowany przez Shahidiego, Bijana Davari i Roberta H. Dennarda wyprodukował pierwsze urządzenia SOI CMOS o wielkości poniżej 100 nanometrów . W 1998 roku zespół naukowców z Hitachi , TSMC i UC Berkeley zademonstrował FinFET ( tranzystor polowy fin ), który jest niepłaskim tranzystorem MOSFET z podwójną bramką zbudowanym na podłożu SOI. Na początku 2001 roku Shahidi wykorzystał SOI do opracowania urządzenia CMOS RF o małej mocy , co spowodowało zwiększenie częstotliwości radiowej w IBM.

Komercjalizacja

Badania Shahidiego w IBM doprowadziły do ​​pierwszego komercyjnego zastosowania SOI w głównej technologii CMOS. SOI została po raz pierwszy skomercjalizowana w 1995 roku, kiedy prace Shahidiego nad SOI przekonały Johna Kelly'ego, który kierował działem serwerów IBM, do przyjęcia SOI w linii produktów serwerowych AS/400 , która używa 220 nm CMOS z urządzeniami SOI z metalizacją miedzi. IBM zaczął używać SOI w high- endowym mikroprocesorze RS64-IV „Istar” PowerPC-AS w 2000 roku. Inne przykłady mikroprocesorów zbudowanych na technologii SOI obejmują AMD 130 nm, 90 nm, 65 nm, 45 nm i 32 nm. , procesory dwu-, cztero-, sześcio- i ośmiordzeniowe od 2001 roku.

Pod koniec 2001 r. IBM miał wprowadzić urządzenia CMOS SOI o grubości 130 nanometrów z miedzią i dielektrykiem o niskiej κ na zapleczu, w oparciu o pracę Shahidiego. Freescale zastosowała SOI w swoim procesorze PowerPC 7455 pod koniec 2001 roku. Obecnie Freescale dostarcza produkty SOI w liniach 180 nm , 130 nm , 90 nm i 45 nm . Procesory oparte na 90 nm PowerPC i Power ISA , używane w konsolach Xbox 360 , PlayStation 3 i Wii, również wykorzystują technologię SOI. Konkurencyjne oferty firmy Intel nadal jednak wykorzystują konwencjonalną masową technologię CMOS dla każdego węzła procesu, zamiast tego koncentrując się na innych rozwiązaniach, takich jak HKMG i tranzystory trójbramkowe, aby poprawić wydajność tranzystorów. W styczniu 2005 r. badacze Intela donieśli o eksperymentalnym jednoukładowym falowodzie krzemowym z laserem ramanowskim zbudowanym przy użyciu SOI.

Jeśli chodzi o tradycyjne odlewnie, w lipcu 2006 r. TSMC stwierdziło, że żaden klient nie chce SOI, ale Chartered Semiconductor poświęcił SOI całą fabrykę.

Używaj w zastosowaniach o wysokiej wydajności radiowej (RF)

W 1990 roku firma Peregrine Semiconductor rozpoczęła opracowywanie technologii procesu SOI wykorzystującej standardowy węzeł CMOS 0,5 μm i ulepszone podłoże szafirowe. Jego opatentowany proces krzemu na szafirze (SOS) jest szeroko stosowany w wysokowydajnych aplikacjach RF. Nieodłączne zalety izolacyjnego podłoża szafirowego pozwalają na wysoką izolację, wysoką liniowość i tolerancję na wyładowania elektrostatyczne (ESD). Wiele innych firm również zastosowało technologię SOI do udanych aplikacji RF w smartfonach i radiotelefonach komórkowych.

Zastosowanie w fotonice

Wafle SOI są szeroko stosowane w fotonice krzemowej . Warstwa krzemu krystalicznego na izolatorze może być wykorzystana do wytwarzania światłowodów i innych urządzeń optycznych, pasywnych lub aktywnych (np. poprzez odpowiednie implantacje). Zakopany izolator umożliwia propagację światła podczerwonego w warstwie krzemu na zasadzie całkowitego wewnętrznego odbicia. Górna powierzchnia falowodów może być albo odkryta i wystawiona na działanie powietrza (np. do zastosowań czujnikowych), albo pokryta okładziną, zwykle wykonaną z krzemionki.

Niedogodności

Główną wadą technologii SOI w porównaniu z konwencjonalnym przemysłem półprzewodników jest zwiększony koszt produkcji. Od 2012 r. tylko IBM i AMD używały SOI jako podstawy dla wysokowydajnych procesorów, a inni producenci (Intel, TSMC, Global Foundries itp.) używali konwencjonalnych płytek krzemowych do budowy swoich układów CMOS .

Rynek SOI

Według szacunków grupy Market Research Future od 2020 roku rynek wykorzystujący proces SOI ma wzrosnąć o ~15% przez następne 5 lat.

Zobacz też

Bibliografia

Linki zewnętrzne

  • SOI Industry Consortium - strona z obszerną informacją i edukacją dotyczącą technologii SOI
  • Portal SOI IP - Wyszukiwarka SOI IP
  • AMDboard - strona z obszernymi informacjami dotyczącymi technologii SOI
  • Advanced Substrate News - biuletyn o branży SOI, wyprodukowany przez Soitec
  • MIGAS '04 - 7. sesja MIGAS International Summer School on Advanced Microelectronics, poświęcona technologii i urządzeniom SOI
  • MIGAS '09 - XII sesja Międzynarodowej Letniej Szkoły Zaawansowanej Mikroelektroniki: „Silicon on Insulator (SOI) Nanodevices”