MOC6 - POWER6
 Procesor Power6
| |
| Informacje ogólne | |
|---|---|
| Wystrzelony | 2007 |
| Zaprojektowany przez | IBM |
| Wydajność | |
| Maks. Częstotliwość taktowania procesora | 3,6 GHz do 5,0 GHz |
| Pamięć podręczna | |
| Pamięć podręczna L1 | 64+64 KB/rdzeń |
| Pamięć podręczna L2 | 4 MB/rdzeń |
| Pamięć podręczna L3 | 32 MB/chip (poza chipem) |
| Architektura i klasyfikacja | |
| Min. rozmiar funkcji | 65 mil morskich |
| Zestaw instrukcji | Moc ISA ( Power ISA v.2.05 ) |
| Specyfikacje fizyczne | |
| Rdzenie | |
| Historia | |
| Poprzednik | MOC5 |
| Następca | MOC7 |
| Architektury POWER , PowerPC i Power ISA |
|---|
| NXP (dawniej Freescale i Motorola) |
| IBM |
|
| IBM/Nintendo |
| Inne |
| Powiązane linki |
| Anulowany w kolorze szarym , historyczny kursywą |
POWER6 to mikroprocesorowy opracowany przez IBM , który wdrożył v.2.03 Moc ISA . Kiedy stał się dostępny w systemach w 2007 roku, zastąpił POWER5+ jako flagowy mikroprocesor Power firmy IBM. Twierdzi się, że jest częścią projektu eClipz, którego celem jest konwergencja sprzętu serwerowego IBM tam, gdzie jest to praktyczne (stąd „ipz” w akronimie: iSeries , pSeries i zSeries ).
Historia
POWER6 został opisany na Międzynarodowej Konferencji Obwodów Półprzewodnikowych (ISSCC) w lutym 2006 r., a dodatkowe szczegóły zostały dodane na Forum Mikroprocesorów w październiku 2006 r. oraz na kolejnym ISSCC w lutym 2007 r. Zostało to formalnie ogłoszone 21 maja 2007 r. został wydany 8 czerwca 2007 r. z prędkością 3,5, 4,2 i 4,7 GHz, ale firma zauważyła, że prototypy osiągnęły 6 GHz. POWER6 dotarł do pierwszego krzemu w połowie 2005 roku, a w maju 2008 roku został podniesiony do 5,0 GHz wraz z wprowadzeniem P595.
Opis
POWER6 jest dwurdzeniowy procesora. Każdy rdzeń jest zdolny do dwukierunkowej jednoczesnej wielowątkowości (SMT). POWER6 ma około 790 milionów tranzystorów i ma rozmiar 341 mm 2 wyprodukowany w procesie 65 nm . Zauważalną różnicą w porównaniu z POWER5 jest to, że POWER6 wykonuje instrukcje w kolejności, a nie w kolejności . Ta zmiana często wymaga ponownej kompilacji oprogramowania w celu uzyskania optymalnej wydajności, ale POWER6 nadal osiąga znaczną poprawę wydajności w porównaniu z POWER5+, nawet przy niezmodyfikowanym oprogramowaniu, według głównego inżyniera projektu POWER6.
POWER6 wykorzystuje również viva-2 , Vi rtual V Ector rchitecture, co pozwala na połączenie wielu węzłów POWER6 działać jako pojedynczy procesor wektora .
Każdy rdzeń ma dwie jednostki całkowite , dwie binarne jednostki zmiennoprzecinkowe , jednostkę AltiVec i nowatorską dziesiętną jednostkę zmiennoprzecinkową. Zgodnie z dokumentem firmy, binarna jednostka zmiennoprzecinkowa zawiera „wiele mikroarchitektur, logiki, obwodów, zatrzasków i technik integracji w celu osiągnięcia [a] 6- cyklowego , 13- FO4 potoku”. W przeciwieństwie do serwerów konkurentów IBM, POWER6 obsługuje sprzętowo arytmetykę dziesiętną IEEE 754 i zawiera pierwszą dziesiętną jednostkę zmiennoprzecinkową zintegrowaną z krzemem. Ponad 50 nowych instrukcji zmiennoprzecinkowych obsługuje obliczenia dziesiętne i konwersje między binarnymi a dziesiętnymi . Ta funkcja została również dodana do mikroprocesora z10 w Systemie z10 .
Każdy rdzeń ma 64 KB, czterokierunkową pamięć podręczną instrukcji asocjacyjnych i 64 KB pamięci podręcznej danych w ośmiokierunkowej konstrukcji asocjacyjnej z dwustopniowym potokiem obsługującym dwa niezależne 32-bitowe odczyty lub jeden 64-bitowy zapis na cykl. Każdy rdzeń ma półprywatną zunifikowaną pamięć podręczną L2 o wielkości 4 MiB , gdzie pamięci podręcznej przypisywany jest konkretny rdzeń, ale drugi ma do niego szybki dostęp. Dwa rdzenie dzielą 32-milibitową pamięć podręczną L3, która jest wyłączona, przy użyciu magistrali 80 GB/s.
POWER6 może łączyć się z maksymalnie 31 innymi procesorami za pomocą dwóch łączy międzywęzłowych (50 GB/s) i obsługuje do 10 partycji logicznych na rdzeń (maksymalnie 254 na system). Istnieje interfejs do procesora serwisowego, który monitoruje i dostosowuje wydajność i moc zgodnie z ustawionymi parametrami.
IBM korzysta również z sieci dystrybucji zegara korekcji cyklu pracy 5 GHz dla procesora. W sieci firma wdraża miedziany przewód dystrybucyjny o szerokości 3 μm i grubości 1,2 μm. Konstrukcja POWER6 wykorzystuje podwójne zasilacze, zasilacz logiczny w zakresie od 0,8 do 1,2 V i zasilacz SRAM o około 150 mV wyższym.
Charakterystyki termiczne POWER6 są podobne do POWER5 . Dr Frank Soltis , główny naukowiec IBM, powiedział, że IBM rozwiązał problemy związane z upływem mocy związane z wysoką częstotliwością, stosując kombinację części 90 nm i 65 nm w projekcie POWER6.
MOC 6+
Nieco ulepszony procesor POWER6+ został wprowadzony w kwietniu 2009 r., ale był dostarczany w systemach Power 560 i 570 od października 2008 r. Dodano więcej kluczy pamięci do bezpiecznej partycji pamięci , co jest funkcją zaczerpniętą z procesorów IBM typu mainframe .
Produkty
Od 2008 roku oferta systemów POWER6 obejmuje modele „Express” (520, 550 i 560) oraz Enterprise (570 i 595). Różne modele systemów są przeznaczone do obsługi każdej wielkości firmy. Na przykład model 520 Express jest sprzedawany małym firmom, podczas gdy Power 595 jest przeznaczony do dużych, wielośrodowiskowych centrów danych. Główna różnica między modelami Express i Enterprise polega na tym, że te ostatnie obejmują funkcje CUoD (Capture Upgrade on Demand) oraz „książki” procesora i pamięci z możliwością podłączania podczas pracy.
| Nazwa | Liczba gniazd | Liczba rdzeni | Częstotliwość zegara procesora |
|---|---|---|---|
| 520 ekspresowe | 2 | 4 | 4,2 GHz lub 4,7 GHz |
| 550 ekspresowych | 4 | 8 | 4,2 GHz lub 5,0 GHz |
| 560 ekspresowe | 8 | 16 | 3,6 GHz |
| 570 | 8 | 16 | 4,4 GHz lub 5,0 GHz |
| 570 | 16 | 32 | 4,2 GHz |
| 575 | 16 | 32 | 4,7 GHz |
| 595 | 32 | 64 | 4,2 GHz lub 5,0 GHz |
IBM oferuje również cztery serwery kasetowe z procesorami POWER6 . Specyfikacje przedstawiono w poniższej tabeli.
| Nazwa | Liczba rdzeni | Częstotliwość zegara procesora | Wymagane gniazda na ostrza |
|---|---|---|---|
| BladeCenter JS12 | 2 | 3,8 GHz | 1 |
| BladeCenter JS22 | 4 | 4,0 GHz | 1 |
| BladeCenter JS23 | 4 | 4,2 GHz | 1 |
| BladeCenter JS43 | 8 | 4,2 GHz | 2 |
Wszystkie serwery blade obsługują systemy AIX, i oraz Linux. Obudowa BladeCenter S i H jest obsługiwana przez serwery blade z systemami AIX, i oraz Linux. Obudowy BladeCenter E, HT i T obsługują serwery blade z systemami AIX i Linux, ale nie i.
Na konferencji SuperComputing 2007 (SC07) w Reno zaprezentowano nowy Power 575 chłodzony wodą. 575 składa się z „węzłów” 2U, każdy z 32 rdzeniami POWER6 4,7 GHz i do 256 GB pamięci RAM. W jednej ramie można zainstalować do 448 rdzeni.
| Nazwa | Liczba rdzeni | Częstotliwość zegara procesora | Liczba kontrolerów |
|---|---|---|---|
| DS8700 | 2, 4 | 4,7 GHz | 1, 2 |
| DS8800 | 2, 4, 8 | 5,0 GHz | 1, 2 |
Zobacz też
- Mikroprocesory IBM POWER
- MOC7
- z10 , procesor mainframe współdzielący wiele technologii z POWER6.
Bibliografia
Zewnętrzne linki
- Zestaw prasowy IBM POWER6
- IBM Power6 podwaja prędkość
- „IBM udostępnia najszybszy na świecie układ scalony w potężnym nowym komputerze” (komunikat prasowy). IBM. 21 maja 2007 r.
- Raport InformationWeek dotyczący ogłoszenia Power6
- Real World Tech, 19 grudnia 2005 r.
- Tydzień informacyjny, 6 lutego 2006 r.
- C|Net, 10.10.2006
- Heise Online, 12 października 2006 r.
- Jesienne Forum Procesorów 2006: IBM POWER6, Real World Tech, 16 października 2006 r.
- Arstechnica, 19.10.2006
- Arstechnica, 12.02.2007
- Arstechnica, 21 maja 2007 r.
Rekomendowane lektury
- Mapa drogowa POWER, IBM, październik 2006 r.
- MJ Macka; WM Sauer; SB Swaney; BG Mealey (listopad 2007). „Niezawodność IBM POWER6”. IBM Journal of Research and Development . 51 (6): 763–774. doi : 10.1147/rd.516.0763 .
- R. Berridge; RM Averill; AE Barish; mgr Bowen; PJ Camporese; J. DiLullo; WP Dudley; J. Keinert; DW Lewisa; RD Morela; T. Rossera; NS Schwartz; P. Shepharda; J.Ś. Smith; D. Tomasza; Pidżamersi; JR Ripleya; SL Runyon; Premier Williams (listopad 2007). „Fizyczne projektowanie i metodologia projektowania mikroprocesorów IBM POWER6”. IBM Journal of Research and Development . 51 (6): 685–714. doi : 10.1147/rd.516.0685 .
- H.-Y. McCreary'ego; mgr Broyles; MS Floyda; AJ Geisslera; SP Hartmana; FL Rawson; TJ Rosedahl; JC Rubio; MS Ware (listopad 2007). „EnergyScale dla systemów opartych na mikroprocesorach IBM POWER6”. IBM Journal of Research and Development . 51 (6): 775–786. doi : 10.1147/rd.516.0775 .
- MS Floyda; S. Ghiasi; TW Kellera; K. Rajamani; FL Rawson; JC Rubio; MS Ware (listopad 2007). „Wsparcie zarządzania energią systemu w mikroprocesorze IBM POWER6”. IBM Journal of Research and Development . 51 (6): 733–746. CiteSeerX 10.1.1.128.8084 . doi : 10.1147/rd.516.0733 .
- kwatera główna Le; WJ Starke'a; Pola JS; FP O'Connell; DQ Nguyen; BJ Ronchetti; WM Sauer; EM Schwarz; MT Vaden (listopad 2007). „Mikroarchitektura IBM POWER6”. IBM Journal of Research and Development . 51 (6): 639–662. CiteSeerX 10.1.1.115.6020 . doi : 10.1147/rd.516.0639 .
- DW Plastyka; YH Chan (listopad 2007). „Macierze IBM POWER6 SRAM”. IBM Journal of Research and Development . 51 (6): 747–756. doi : 10.1147/rd.516.0747 .
- L. Eisena; Oddział ŚJ; H.-W. smak; N. Robienie; J. Leenstrę; SM Mueller; C. Jacobiego; J. Preissa; EM Schwarz; SR Carlough (listopad 2007). „Akceleratory IBM POWER6: VMX i DFU”. IBM Journal of Research and Development . 51 (6): 1–21. CiteSeerX 10.1.1.128.3776 . doi : 10.1147/rd.516.0663 .
- „MOC: Szósta generacja”. (30 października 2006). Raport mikroprocesorowy .