PWR - PWRficient

PWRficient to nazwa serii mikroprocesorów zaprojektowanych przez PA Semi, gdzie PA6T-1682M jako jedyny stał się rzeczywistym produktem.

Procesory PWRficient są zgodne z 64-bitową normą Power ISA i zostały zaprojektowane z myślą o wysokiej wydajności i ekstremalnej wydajności energetycznej. Procesory są wysoce modułowe i może być połączony z wieloma procesorami system-on-a-chip (SoC), układy łączenia procesora , Northbridge i SOUTHBRIDGE funkcjonalność w pojedynczym procesorze matrycy .

Detale

PA6T był pierwszym i jedynym rdzeniem procesora od PA Semi i był oferowany w dwóch odrębnych liniach produktów, procesorach dwurdzeniowych 16xxM i procesorach jednordzeniowych 13xxM/E . Linie PA6T różniły się rozmiarem pamięci podręcznej L2 , kontrolerami pamięci , funkcjonalnością komunikacji i funkcjami odciążania kryptografii. Kiedyś PA Semi planowała oferować części z maksymalnie 16 rdzeniami.

Rdzeń PA6T jest pierwszym rdzeniem Power ISA zaprojektowanym od podstaw poza sojuszem AIM (tj. nie zaprojektowanym przez IBM , Motorolę / Freescale czy Apple Inc. ) od dziesięciu lat. Ponieważ Texas Instruments był jednym z inwestorów w PA Semi, zasugerowano, że ich zakłady produkcyjne zostałyby wykorzystane do produkcji procesorów PWRficient.

Procesory PWRficient zostały początkowo wysłane do wybranych klientów w lutym 2007 roku i zostały wprowadzone do sprzedaży na całym świecie w czwartym kwartale 2007 roku.

PA Semi została kupiona przez Apple Inc. w kwietniu 2008 roku i zamknęła rozwój procesorów o architekturze PWRficient. Jednak będzie nadal produkować, sprzedawać i wspierać te komponenty w dającej się przewidzieć przyszłości dzięki umowie z rządem USA , ponieważ procesory są używane w niektórych zastosowaniach wojskowych.

Realizacja

PA6T-1682M
Pwrficient.png
Informacje ogólne
Wystrzelony 2007
Wycofane 2008
Zaprojektowany przez PA Semi
Występ
Maks. Częstotliwość taktowania procesora 1,8 GHz do 2,0 GHz
Pamięć podręczna
Pamięć podręczna L1 64+64 KB/rdzeń
Pamięć podręczna L2 2 MB/rdzeń
Architektura i klasyfikacja
Min. rozmiar funkcji 65 mil morskich
Mikroarchitektura PA6T
Zestaw instrukcji Moc ISA ( Power ISA v.2.04 )
Specyfikacje fizyczne
Rdzenie

Procesory PWRficient składają się z trzech części:

procesor

PA6T

System pamięci

KONEKSIUM

We/Wy

ENVOI

Znani użytkownicy

Bibliografia

  1. ^ a b "PA Semi zmierza do 16 rdzeni za 50 milionów dolarów doładowania" . Rejestr . 2006-05-17 . Pobrano 02.07.2012 .
  2. ^ "Informacja prasowa" . PA Pół. Zarchiwizowane z oryginału 21 sierpnia 2007 . Pobrano 2007-02-07 .
  3. ^ Brązowy, Erika; Corcoran, Elżbieto; Caulfield, Brian (2008-04-23). „Apple kupuje projektanta chipów” . Forbesa . Źródło 2011-07-05 .
  4. ^ „Apple zadowoli producentów rakiet, wspierając chip PA Semi” . Rejestr. 2008-05-16 . Źródło 2011-07-05 .
  5. ^ „DoD może odepchnąć ofertę częściową PA firmy Apple” . EETimes. 2008-05-23 . Źródło 2011-07-05 .
  6. ^ http://pasemi.com/news/pr_2007_12_20a.html
  7. ^ https://www.forbes.com/prnewswire/feeds/prnewswire/2008/02/21/prnewswire200802211030PR_NEWS_USPR_____NETH062.html . Brakujące lub puste |title=( pomoc )
  8. ^ „NEC wrzuca żetony PA Semi do sprzętu magazynowego” .
  9. ^ „Zarchiwizowana kopia” . Zarchiwizowane od oryginału w dniu 2011-07-07 . Źródło 2011-07-05 .CS1 maint: zarchiwizowana kopia jako tytuł ( link )

Linki zewnętrzne